Registro:
| Documento: | Tesis de Grado |
| Título: | Ordenamiento rápido para la extensión vectorial “V” de RISC-V |
| Autor: | Salmun, Daniel |
| Editor: | Universidad de Buenos Aires. Facultad de Ciencias Exactas y Naturales |
| Fecha de defensa: | 2025-08-21 |
| Fecha en portada: | 2025 |
| Grado Obtenido: | Grado |
| Título Obtenido: | Licenciado en Ciencias de la Computación |
| Departamento Docente: | Departamento de Computación |
| Director: | Mocskos, Esteban Eduardo |
| Jurado: | González Márquez, David Alejandro; Furfaro, Alejandro |
| Idioma: | Español |
| Palabras clave: | RISC-V; ORDENAMIENTO VECTORIZADO; QUICKSORT; ALGORITMOS SIMD; REDES DE ORDENAMIENTO; RVV |
| Formato: | PDF |
| Handle: |
https://hdl.handle.net/20.500.12110/seminario_nCOM000854_Salmun |
| PDF: | https://bibliotecadigital.exactas.uba.ar/download/seminario/seminario_nCOM000854_Salmun.pdf |
| Registro: | https://bibliotecadigital.exactas.uba.ar/collection/seminario/document/seminario_nCOM000854_Salmun |
| Ubicación: | COM 000854 |
| Derechos de Acceso: | Esta obra puede ser leída, grabada y utilizada con fines de estudio, investigación y docencia. Es necesario el reconocimiento de autoría mediante la cita correspondiente. Salmun, Daniel. (2025). Ordenamiento rápido para la extensión vectorial “V” de RISC-V. (Tesis de Grado. Universidad de Buenos Aires. Facultad de Ciencias Exactas y Naturales.). Recuperado de https://hdl.handle.net/20.500.12110/seminario_nCOM000854_Salmun |
Resumen:
La creciente adopción de la arquitectura del conjunto de instrucciones (ISA) RISC-V, en particular su extensión de vector “V” (RVV), introduce nuevas oportunidades y desafíos para la optimización de software. Este artículo aborda el ordenamiento de alto rendimiento en procesadores RISC-V mediante el desarrollo de un algoritmo nativo, en el lugar, de subproceso único y de Quicksort vectorizado, optimizado específicamente para la extensión RVV. Investigamos técnicas clave de optimización, que incluyen: (1) el agrupamiento de registros con conocimiento de LMUL para maximizar el rendimiento, (2) soluciones aritméticas para la falta de instrucciones de intercalado de RVV, y (3) la reordenamiento estratégica de instrucciones para mitigar los riesgos. Las evaluaciones experimentales exhaustivas en un procesador SpacemiT K1 (RV64GCVB, VLEN de 256 bits) demuestran un rendimiento superior: para grandes conjuntos de datos de enteros de 32 bits, nuestra implementación supera significativamente a todas las implementaciones de ordenamiento de vanguardia comparadas, logrando una aceleración de hasta 1,89 veces sobre la alternativa más rápida. Estos hallazgos resaltan el potencial de RVV para tareas computacionalmente intensivas y ofrecen información sobre cómo superar sus desafíos arquitectónicos únicos, como las anchuras de registro definidas por la implementación y las variaciones en las instrucciones vectoriales disponibles en comparación con otras plataformas SIMD.
Citación:
---------- APA ----------
Salmun, Daniel. (2025). Ordenamiento rápido para la extensión vectorial “V” de RISC-V. (Tesis de Grado. Universidad de Buenos Aires. Facultad de Ciencias Exactas y Naturales.). Recuperado de https://hdl.handle.net/20.500.12110/seminario_nCOM000854_Salmun
---------- CHICAGO ----------
Salmun, Daniel. "Ordenamiento rápido para la extensión vectorial “V” de RISC-V". Tesis de Grado, Universidad de Buenos Aires. Facultad de Ciencias Exactas y Naturales, 2025.https://hdl.handle.net/20.500.12110/seminario_nCOM000854_Salmun
Estadísticas:
Descargas mensuales
Total de descargas desde :
https://bibliotecadigital.exactas.uba.ar/download/seminario/seminario_nCOM000854_Salmun.pdf
Distrubución geográfica
